Вход на сайт Навигация по сайту Любить и уважать Бонус-счастливчики
|
Содержимое файла "Osn[1].chast.doc" (без форматирования) МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ ОДЕСЬКИЙ НАЦІОНАЛЬНИЙ ПОЛІТЕХНІЧНИЙ УНІВЕРСИТЕТ Кафедра ІТПЕТ ПОЯСНЮВАЛЬНА ЗАПИСКА до курсової роботи з дисципліни: Аналогова та цифрова електроніка Виконав: Перевірив: доц. каф. ІТПЕТ Іванов Ю.Д. Одеса 2007р. Зміст. 1. Вступ ................................................................................................................. 2. Завдання №1. Побудова комбінаційної схеми .............................................. 3. Завдання №2. Реалізація заданої логічної функції на мультиплексорах..... 4. Завдання №3. Побудова цифрових послідовних автоматів періодичної дії ....................................................................................................................... 5. Список використаної літератури..................................................................... 6. Висновок………………………….................................................................... 7. Додатки…………………………...................................................................... Вступ. Для сучасного етапу науково–технічного прогресу властиве безперервне удосконалення елементної бази мікроелектроніки. Найбільш великі науково– технічні досягнення здійснюються в значній мірі завдяки широкому використанню електронних засобів вимірювання, обробки, управління. Особливо підвищилась роль електроніки з розвитком технології мікросхемотехніки, яка дозволяє значно зменшити габаритні розміри, масу, автоматизувати процес виготовлення електронних пристроїв, значно підвищити надійність електронних систем управління. Широке застосування мікросхемотехніки призвело до розвитку нового етапу комплексної автоматизації – гнучким автоматизованим виробництвом, управління яким основане на широкому використанні мікропроцесорів у мікроЕОМ. Завдання №1. Побудова комбінаційної схеми. Комбінаційні схеми реалізують функції, значення яких у даний момент часу визначаються лише сукупністю значень вхідних змінних у цей момент часу і не залежать від попередніх значень вхідних змінних. Якщо алгоритм роботи комбінаційної схеми, що розробляється, заданий описово у виді набору словесно сформульованих умов роботи в окремих режимах, доцільно використовувати таку послідовність дій. Етап 1. Упорядкування таблиці істинності. Таблиця істинності – це одна з форм завдання логічної функції. Безпосередньо за таблицею побудувати структуру комбінаційної схеми достатньо складно. Доцільно спочатку перейти до завдання логічної функції у вигляді аналітичної формули. Задана функція зображена таблицею істинності у таблиці №1 X3 X2 X1 X0 Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 табл.. 1. Значення для У були взяті відповідно з індивідуальним завданням на курсову роботу згідно з номером по журналу. Етап 2. Упорядкування досконалої диз’юнктивної нормальної форми (ДДНФ). За таблицею істинності складаємо ДДНФ, використовуючи таке правило: для всіх комбінацій вхідних змінних, що звертають функції в одиницю, записуємо елементарні твори, інвертуючи змінні, що приймають на даній комбінації нульове значення. Всі отримані елементарні твори з’єднуємо знаками логічного підсумовування. ДДНФ: (1.1) Етап 3. Мінімізація ДДНФ. 1. Мінімізація логічної функції за допомогою алгебри логіки. (1.2) Виконаємо перевірку: 110v101v101v010v001v0100=0 111v100v100v011v000v0101= 1; 100v111v101v000v011v0110 = 1; EMBED Equation.3 101v110v100v001v010v0111 = 0; EMBED Equation.3 110v101v111v110v101v0000 = 1; EMBED Equation.3 110v100v110v111v101v0001 = 1; EMBED Equation.3 000v110v010v111v001v0010 = 1; EMBED Equation.3 001v110v011v101v100v0111 = 0; EMBED Equation.3 110v001v100v010v011v1011 = 0; EMBED Equation.3 101v000v011v100v110v1101 = 0; EMBED Equation.3 100v001v110v101v011v1011 = 0; EMBED Equation.3 001v110v100v001v010v1111 = 1; EMBED Equation.3 010v011v100v101v110v1000 = 0; 010v010v010v111v011v0110 = 1; 000v011v011v100v111v1010 = 1; 001v010v111v101v110v0101 = 0. 2. Мінімізація логічної функції за допомогою карт Карно. Карти Карно – це графічне представлення таблиці істинності логічних функцій. Карти Карно являють собою таблиці, які містять по 2n прямокутних осередків, де n – число логічних змінних. Карта розмічається системою координат, які відповідають значенням вхідних змінних. Процес мінімізації полягає в наступному: 1. Формуються прямокутники, які містять по 2n осередків, де n – ціле число. 2. У прямокутнику об’єднуються сусідні клітинки, у яких значення функції відповідає одиниці. Та сама одиниця може бути включена в один і більш прямокутників, тобто в геометричному змісті утворені прямокутники можуть перекриватися. Сукупність прямокутників, які покривають осередки з одиничним значенням, називають покриттям. Найкращим варіантом покриття є той, що містить оптимально можливе число покриваючих прямокутників і якщо загальна площа всіх прямокутників максимальна. Для даної функції карта Карно буде мати наступний вигляд: 00 01 11 10 00 0 1 0 0 01 1 0 1 1 11 0 0 1 1 10 0 1 1 0 рис. 1 3. Для обраного покриття складають аналітичне вираження у вигляді диз’юнктивної нормальної форми (ДНФ) функції. Кількість елементарних творів, сполучених у результаті логічного підсумовування, відповідає числу прямокутників у покритті. 1-й прямокутник: х3х2 00 01 11 10 х1х0 00 0 1 0 0 01 1 1 1 0 11 0 0 0 1 10 1 1 1 0 х3 х2 х1 х0 0 0 0 1 0 1 0 1 х3 х2 х1 х0 0 0 1 0 0 1 1 0 х3 х2 х1 х0 0 1 0 0 0 1 1 0 х3 х2 х1 х0 0 1 0 1 1 1 0 1 х3 х2 х1 х0 1 1 1 0 0 1 1 0 ion.3 HYPER14HYPER15 х3 х2 х1 х0 1 0 1 0 Якщо перемінна має в межах прямокутника незмінне значення 1, вона входить в елементарний твір без інверсії. У протилежному випадку (при незмінному значення перемінної 0) – включається з інверсією. Після вищезазначених перетворень аналітична функція приймає вигляд: (1.3) Даний вираз повністю співпадає із виразом отриманим з використанням формул алгебри логіки. Етап 4. Перетворення аналітичного виразу до виразу, зручного для одержання структурної схеми логічного пристрою в заданому елементному базисі. – в базисі И-Не За отриманим за допомогою карт Карно мінімізованим логічним виразом (1.3) досить просто скласти структурну схему пристрою комбінаційного типу в базисі логічних елементів И – НЕ. Але спочатку доцільно виконати еквівалентні перетворення ДНФ (1.3) з метою зручності її реалізації в заданому елементному базисі. Перетворення в базисі И – НЕ проводяться за допомогою основних законів алгебри логіки і правил де Моргана: ation.DSMT4 HYPER14HYPER15 (1.4) * Використовуючи вирази (1.4), отримаємо: v v v = (1.5) Структурна схема логічного пристрою в базисі И – НЕ, який відповідає даній мінімізованій функції (1.5), наведена в додатку 2. – в базисі Или - Не Проведемо перетворення мінімізованої функції до вигляду, який є зручним для реалізації у базисі Или - Не. v v v ation.3 HYPER14HYPER15= = = = = v v v . Завдання №2. Реалізація заданої логічної функції на мультиплексорах Задану логічну функцію можна реалізувати на двух видах мультиплексорів: Мультиплексор з 8 інформаційними входами; Мультиплексор з 4 інформаційними входами. Мультиплексор являє собою функціональний вузел, що призначається для передачі інформації, яка поступає по одному з декількох вхідних каналів, на єдиний вихідний канал зв’язку. Таким чином відбувається об’єднання декількох цифрових потоків в єдиний вихідний. Вибір того чи іншого канала відбувається у відповідності з адресним кодом: А=(Аn,m,А1,А0) (2.1) Адресний код подається на управляючі входи мультиплексора. При наявності n–управляючих входів можна реалізувати 2n–комбінацій адресних сигналів, кожний з яких забезпечує вибір одного з m–вхідних каналів зв’язку. Умовне позначення наведено на рис. 2. 1). Мультиплексор 1 з 4 2). Мультиплексор 1 з 8 рис. 2. Умовні позначення мультиплексорів Реалізуємо задану функцію на комутаторі 1 із 8. Його рівняння має наступний вигляд: (2.2) Для реалізації заданої функції необхідно: скласти таблицю істинності логічної функції для всіх двійкових наборів аргументів; на інформаційні входи комутатора подати х1 0 і 1 відповідно до таблиці істинності; на адресні входи комутатора А1, А2, А3 подати сигнали х1, х2, х3. В якості таблиці істинності логічної функції для всіх двійкових наборів аргументів використовується таблиця №2 (див. додаток 3). Реалізація заданої логічної функції на мультиплексорі з 8 інформаційними входами зображена у додатку 4. Реалізуємо задану логічну функцію на мультиплексорі К155КП2. Рівняння комутатора 1 з 4 має вигляд: (2.3) Сигнал подається через інвертер на дозволяючий вхід першого комутатора і без інвертера – на дозволяючий вхід іншого. Виходи комутаторів подаються на входи двохвхідного елемента Или. Реалізація заданої логічної функції на мультиплексорі з 4 інформаційними входами зображена у додатку 5. Завдання №3. Побудова цифрових послідовних автоматів періодичної дії. Децентралізовані керуючі логічні пристрої (КПП) представляють собою сукупність засобів, призначених для автоматичного, напівавтоматичного і дистанційного керування виконавчими механізмами технологічних агрегатів, а також для візуального контролю за веденням виробничого процесу. У дистанційному режимі послідовність виконуваних команд задається оператором. Напівавтоматичний режим роботи передбачає формування алгоритму керування в результаті сполучення команд, сформованих оператором в КПП. При автоматичному режимі роботи заданий алгоритм реалізується цілком КПП без участі оператора. Побудова цифрових послідовних автоматів періодичної дії. Процедура синтезу цифрового автомату періодичної дії будемо розглядати на схемі, яку необхідно реалізувати, і яка формує послідовність керуючих сигналів відповідно до тимчасової діаграми, яка приведена на рис. 3 Рис.3 часова діаграма роботи КА Структурна схема комбінаційного автомата зображена на рис. 4. За допомогою імпульсу, комбінаційний автомат (КА) встановлюється в початковий стан, а на його виходах Yi,...,Y5 формується послідовність керуючих сигналів. Модель наводження КА можна описати рівнянням вигляду: (3.1) (3.2), де xi - вхідний сигнал на і-му такті; - узагальнений вихідний сигнал на і-му такті; zi - стан КА, у який він переходить із стану zi-1 при надходженні хі. Рис. 4 Структурна схема КА Узагальнена структура КА наведена на рис. 5. Алгоритм роботи формувача описується рівнянням (3.2). Аналіз рівнянь (3.2) і (3.1) показує, що формувач 2 є комбінаційною схемою, а формувач 1 - синхронним лічильником імпульсів із основою К=13. Рис. 5 Узагальнена структура КА. Синтез синхронного лічильника з основою К містив у собі такі етапи: - визначення числа тригерів для його реалізації; - упорядкування розгорнутої таблиці переходів лічильника для JK тригера; - визначення функцій збудження тригерів і їхньої мінімізації; - розробка схеми установки початкового стану тригерної системи і схем керування переходами для обраного базису логічних елементів. Число тригерів n для реалізації синхронного лічильника з основою К визначили з такого відношення: 2n-1<К<2n, тобто, при К=13, n=4. Перехід тригера кожного розряду синхронного лічильника в новий стан здійснюється з приходом синхроімпульсу. Далі побудували лічильник на базі синхронних JK тригерів. Кожен з них має таку таблицю переходів (табл. 3) J K 00 0 * 01 1 * 10 * 1 11 * 0 Табл. 3 Таблиця переходів JK тригера Для синтезу функцій збудження (Ji, Кi) JK тригерів, що працюють спільно, склали наступну розгорнуту таблицю переходів (табл. 4). Значення Ji, Si визначили за таблицею переходів JK тригера, виходячи з можливостей забезпечення необхідного переходу відповідного розряду лічильника. Попередній стан Послідуючий стан Сигнали збудження Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0 1 0 0 0 0 0 0 0 1 0 * 0 * 0 * 1 * 2 0 0 0 1 0 0 1 0 0 * 0 * 1 * * 1 3 0 0 1 0 0 0 1 1 0 * 0 * * 0 1 * 4 0 0 1 1 0 1 0 0 0 * 1 * * 1 * 1 5 0 1 0 0 0 1 0 1 0 * * 0 0 * 1 * 6 0 1 0 1 0 1 1 0 0 * * 0 1 * * 1 7 0 1 1 0 0 1 1 1 0 * * 0 * 0 1 * 8 0 1 1 1 1 0 0 0 1 * * 1 * 1 * 1 9 1 0 0 0 1 0 0 1 * 0 0 * 0 * 1 * 10 1 0 0 1 1 0 1 0 * 0 0 * 1 * * 1 11 1 0 1 0 1 0 1 1 * 0 0 * * 0 1 * 12 1 0 1 1 1 1 0 0 * 0 1 * * 1 * 1 13 1 1 0 0 0 0 0 0 * 1 * 1 0 * 0 * 14 1 1 0 1 * * * * * * * * * * * * 15 1 1 1 0 * * * * * * * * * * * * 16 1 1 1 1 * * * * * * * * * * * * Табл.4 Розгорнута таблиця переходів У табл. 4 * - будь-яке значення сигналу (0 або 1). Знак * означає, що для забезпечення необхідного переходу, на відповідний вхід JK тригера можна подати або нульовий сигнал, або 1. Можливість вибору О або 1 забезпечує спроектована спрощена схема керування. Проведемо синтез схем формування сигналів Q1Q0 J3 00 01 11 10 00 0 0 0 0 Q3Q2 01 0 0 1 0 11 * * * * 10 * * * * Q3 Q2 Q1 Q0 0 1 1 1 1 1 1 1 Q2 Q1 Q0 J3) Q1Q0 K3 00 01 11 10 00 * * * * Q3Q2 01 * * * * 11 1 * * * 10 0 0 0 0 Q3 Q2 Q1 Q0 0 1 0 0 0 1 0 1 0 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 Q2 K3) Q1Q0 J2 00 01 11 10 00 0 0 1 0 Q3Q2 01 * * * * 11 * * * * 10 0 0 1 0 Q3 Q2 Q1 Q0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 1 Q1 Q0 J2) Q1Q0 K2 00 01 11 10 00 * * * * Q3Q2 01 0 0 1 0 11 1 * * * 10 * * * * Q3 Q2 Q1 Q0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 1 1 0 1 1 1 0 1 0 Q3 K2) Q3 Q2 Q1 Q0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 1 Q1 Q0 Q1Q0 J1 00 01 11 10 00 0 1 * * Q3Q2 01 0 1 * * 11 0 * * * 10 0 1 * * Q3 Q2 Q1 Q0 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 1 Q0 J1) Q1Q0 K1 00 01 11 10 00 * * 1 0 Q3Q2 01 * * 1 0 11 * * * * 10 * * 1 0 Q3 Q2 Q1 Q0 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 1 Q0 K1) Q1Q0 J0 00 01 11 10 00 1 * * 1 Q3Q2 01 1 * * 1 11 0 * * * 10 1 * * 1 Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 0 1 0 1 1 1 0 1 1 0 Q3 J0) Q3 Q2 Q1 Q0 1 0 0 0 1 0 0 1 1 0 1 1 1 0 1 0 Q3 Q2 K0) Q1Q0 K0 00 01 11 10 00 * 1 1 * Q3Q2 01 * 1 1 * 11 * * * * 10 * 1 1 * K0=1 Використовуючи правила де Моргана та основні закони алгебри логіки приведемо отримані рівняння до вигляду, що відповідають базису И-Не. Отримаємо: К0=1 Складемо таблицю істинності для формувача 2, виходячи з аналізу відповідності на кожному такті вихідних сигналів у1,..., у5 вхідним сигналам Q3 ,…,Q0 та синхроімпульсам СИ (рис. 6, табл. 5). Рис. 6 Часова діаграма роботи формувача 2 Табл. 5 СИ Q3 Q2 Q1 Q0 Y1 Y2 Y3 Y4 Y5 СИ Q3 Q2 Q1 Q0 Y1 Y2 Y3 Y4 Y5 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 0 1 1 1 1 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 1 |
Посетителей: 0, из них зарегестрированных: 0, гостей: 0 Зарегистрированные пользователи: Подробно | Страница сгенерирована за 0.0611 сек. |