2 Розрахунково-конструкторська частина

2.1 Вибір та обґрунтування схеми пристрою

2.1.1 Вибір та обґрунтування структурної схеми

Стабілізатори напруги — це електронні пристрої, призначені для підтримання сталого значення напруги з необхідною точністю в зада ному діапазоні зміни напруги джерела або опору навантаження (де стабілізуючі чинники). За принципом роботи стабілізатори напруги поділяються на параметричні та компенсаційні. Параметричний ме тод стабілізації базується на зміні параметрів нелінійного елемента стабілізатора, залежно від зміни дестабілізуючого чинника, а стабілі затор називають параметричним.

В компенсаційному методі стабілізації у вимірювальному елементі порівнюється величина, що стабілізується, з еталонною і виробляєть ся сигнал розузгодження. Цей сигнал перетворюється, підсилюється і подається па регулювальний елемент.

Параметричний стабілізатор напруги на базі стабілітрона пока зано на рисунку 1.

Особливості роботи такого стабілізатора напруги базуються на то му, що напруга стабілітрона на зворотній ділянці його вольт-амперної характеристики Uc.доп змінюється незначно в широкому діапазоні зміни зворотного струму стабілітрона. Тобто коливання напруги на вході стабілізатора зумовлюють значну зміну струму стабілітрона при незначних змінах напруги на ньому.



Риcунок 1 – Схема параметричного стабілізатора напруги



Стабілізатори характеризуються коефіцієнтом стабілізації



який для параметричних стабілізаторів становить Кст.u= 2030.

Роботу параметричного стабілізатора зручно ілюструвати за допо могою вольт-амперної характеристики (ВАХ) стабілітрона та відпові дної графічної побудови навантажувальної прямої (рис. 2). Для по будови ВАХ стабілітрона за його паспортними даними через точку з координатами Uст.н, Іст.н проводять пряму лінію під кутом до осі координат, що визначається значенням динамічного опору стабілітрона Rд. Далі будуємо навантажувальну характеристику при номінальній напрузі джерела. Для цього визначаємо координати двох точок, через які проходитиме пряма. А саме, точка з координатою Uст.н, Іст.н та точка на осі ординат, яка визначається за виразом І = U/RБ. Через ці точки проводимо навантажувальну пряму.



Рисунок 2 – Графічна інтерпретація роботи параметричного стабілізатора напруги

Роботу стабілізатора перевіряють за умови його здатності забезпе чувати задане значення Uн при коливаннях вхідної напруги U.

Робота компенсаційних (транзисторних) стабілізаторів напруги базується на порівнянні вихідної напруги стабілізатора з еталонною. Якщо вони не рівні між собою, то різниця цих напруг підсилюється й подається на регулювальний елемент, який відновлює вихідну напругу до стабілізованої величини. Такі стабілізатори дозволяють розширити діапазон стабілізованих напруг та забезпечити вищу якість стабіліза ції (Кст.u > 50) порівняно з параметричними стабілізаторами.

За способом вмикання регулювального елемента відносно наван таження, компенсаційні стабілізатори поділяють на послідовного та паралельного типів.

На рис. 3 зображено компенсаційний стабілізатор послідовного типу.



Рисунок 3 – Схема компенсаційного стабілізатора напруги

Транзистор VT1 виконує функцію регулювального елемента, а транзистор VT2 — функцію підсилювального елемента. Еталонна на пруга задається з допомогою стабілітрона VD. Вона порівнюється з напругою на резисторі R2, яка пропорційна вихідній напрузі стабіліза тора, тому що цей резистор є плечем дільника напруги R1, R2. Різниця цих напруг підсилюється транзистором VT2 і виділяється на резисторі Ry. Напруга на цьому резисторі є вхідною напругою регулювального елемента VT1 і, тому, зумовлює зміну напруги емітер-колектоp VT1, завдяки чому забезпечується стабілізація вихідної напруги.

В результаті аналізу технічного завдання було з'ясовано, що отримати необхідні параметри, використовуючи типові схеми стабілізаторів не можливо, внаслідок складності проектування: велика кількість каскадів (більше 10) і велика кількість елементів обв'язування. Розрахунок такого стабілізатора також буде ускладнений необхідністю підбору радіоелементів по параметрах і узгодження каскадів. Оптимальним рішенням в даному випадку буде застосування інтегрального стабілізатора напруги. Такі стабілізатори містять велику кількість транзисторів (більше 10), підібраних по параметрах, каскади включення узгоджені. Не маловажним чинником є і те, що основні каскади стабілізації міститися в одному корпусі. Це забезпечує термостабільність (роботу стабілізатора при температурах - 40(З до +100(С).

Даний стабілізатор напруги складається з таких основних структурних блоків:

стабілізатор;

лічильник з генератором;

мікроконтролер;

блок індикації;

підсилювач струму та напруги;

електронний запобіжник.



Рисунок 4 – Структурна схема стабілізатора напруги з блоком індикації.



Для забезпечення роботи та функціонування всіх частин, необхідна ланка, котра здійснювала б зв’язок між всіма цими частинами. Можна розглянути декілька видів таких схем:

Аналогові системи, операції регулювання в яких здійснюються шляхом порівняння, підсилення, перетворення аналогових сигналів. Похибка установки параметрів в такій системі сильно залежить від параметрів активних і пасивних елементів схеми. Такі системи використовуються, в основному в недорогих пристроях.

Цифрові системи, операції керування проводяться над цифровими величинами, отриманими із аналогових сигналів шляхом оцифровування аналого-цифровими перетворювачами (АЦП). Точність таких систем набагато вища за рахунок використання математичного апарату числення.

Комбіновані, операції керування та регулювання в яких виконуються або аналоговими, або цифровими пристроями.

В нашому випадку система керування роботою стабілізатора побудована на мікроконтролері ATTiny2313. Він представляє собою високопродуктивний контролер з функціями багатоканального аналого-цифрового перетворювача. Ввід та вивід інформації в МК може здійснюватись як в аналоговому так і в цифровому вигляді. Використовування новітніх розробок, що містять в своєму складі МК, дозволяє набагато спростити схему. Мікроконтролер управляє роботою як блока індикації так і роботою пристрою.

2.1.2 Вибір мікроконтролера та огляд його архітектури

Поширеними елементами, що використовуються зараз при конструюванні електронного обладнання є мікроконтролери – універсальні мікросхеми, конфігурацію яких можна змінювати в залежності від завдання, яке повинен виконуватиприлад, виготовлений на їх основі.Вони характеризуються низькою вартістю, незначним енергоспоживанням і високоюшвидкодією, розповсюджуються в дешевих корпусах, зручні в користуванні та налагоджені схем,побудованих на їх основі.

Корпорація Atmel, заснована в 1984, є в даний час визнаним світовим лідером в галузірозробки, виробництва і маркетингу сучасних електронних компонентів, включаючи логічнімікросхеми з розширеними функціональними можливостями, мікросхеми енергонезалежної пам’яті, а також інтегральні схеми для радіочастотного діапазону і для змішаної обробки сигналів [2, 8].

Одна з версій 8-розрядних високопродуктивних мікроконтролерів загального призначення виробництва Atmel Corp., об’єднані загальною маркою AVR. Серійне виробництво AVR почалося в 1996 році, а в даний час у серії Atmel знаходяться три сімейства AVR – “tiny”, “classic” і “mega”.

Здавалося б, що ще нового можна було придумати в цій області і для чого? Адже до початку 1990-х широко розповсюджене сімейство мікроконтролерів MCS51, що випускається цілим рядом фірм-виробників (Intel, Philips, Temic, OKI, Siemens і ін.), уже було дефактоv промисловимстандартом для 8-розрядних систем і прекрасно підходило для використання в широкому класі задач, особливо якщо вибиралися кристали з додатковими убудованими периферійними пристроями і підвищеною тактовою частотою. Звичайно, був і зворотний бік медалі – значне енергоспоживання цих мікроконтролерів. Тоді, якщо необхідно було одержати високу продуктивність кристала при

фіксованому енергоспоживанні, чи навпаки, знизити останнє не втрачаючи продуктивності, увага розроблювача, як правило, зупинялося на мікросхемах Dallas Semiconductor, Microchip чи Hitachi.

Проте, першорядною умовою залишається одержання максимально вигідного співвідношення “ціна – продуктивність – енергоспоживання”, обумовленого складністю розв’язуваної задачі. Тому, ця обставина і стала поштовхом до розробки нового 8 – розрядного мікроконтролера.

Для побудови стабілізатор напруги вибираємо мікроконтролер сімейства AVR Attyni2313. Розглянемо його архітектуру (рисунок 3).

До основних переваг пропонованого схемного рішення можна віднести дешевизну і доступність елементної бази, а застосування в його основі мікроконтролері дозволяє додати високу функціональність і широкі сервісні можливості при простоті схемної реалізації.

Основні характеристики мікроконтролера:

2 Кб завантажуваної флэш-пам'яті;

128 байтів EEPROM;

128 байт SRAM (ОЗУ);

18 ліній введення-виводу (I/O);

32 робочих регістра;

два лічильники (один 8-розрядний, інший 16-розрядний);

зовнішні і внутрішні переривання;

послідовний програмований USART -порт;

три програмно змінюваних режиму енергозбереження;

повністю статична дія;

універсальний послідовний інтерфейс з детектором початку передачі

USI - універсальний послідовний інтерфейс.

Щоб максимально прискорити роботу і зробити можливим паралельне виконання декількох операцій, мікроконтроллер використовує Гарвардську архітектуру. Така архітектура передбачає окрему пам'ять і окрему шину адреси як для програми, так і для даних. Кожна команда з пам'яті програм виконується за один машинний цикл з використанням багаторівневої конвеєрної обробки. У той момент, коли чергова команда виконується, наступна команда прочитується з програмної пам'яті. Така концепція дозволяє виконувати по одній команді за один такт системного генератора. Програмний сегмент пам'яті фізично є вбудованим перепрограмовану Flash -память. Файл регістрів швидкого доступу містить 32 восьмирозрядні регістри загального призначення, доступ до яких здійснюється за один такт системного генератора. Це дозволяє арифметико-логічному пристрою (ОЛУ) здійснювати більшість своїх операцій за один такт.

Типова операція АЛУ виконується таким чином: з регістрового файлу читаються два операнди, виконується операція. Результат сохраняєтся знову ж таки у файлі регістрів. Усе ці три дії виконуються за один цикл тактового генератора. Шість з цих 32 реєстраторів можуть використовуватися як три 16-розрядні регістр-покажчики непрямої адресації. Ці здвоєні регістри можуть використовуватися для адресації даних в адресному просторі ОЗУ. Така організація дає можливість програмного обчислення адреси.

Один з цих регістрів-покажчиків може також використовуватися як покажчик адреси цих, розміщених в пам'яті програм (Flash -памяти). Ці додаткові складені 16-розрядні регістри іменуються X, Y і Z

Адресний простір усіх видів пам'яті в архітектурі AVR є регулярними лінійними. Гнучкий модуль переривань має ряд реєстраторів управління в адресному просторі регістрів введення-виводу і дополни-тельный прапор глобального дозволу переривань в регістрі статусу. Кожен вид переривання має свій окремий вектор в таблиці векторів переривань. Переривання мають пріоритет відповідно до їх положення в таблиці векторів переривань. Чим нижче адреса вектора переривання, тим вище пріоритет. Простір регістрів введення-виводу містить 64 адреси для регістрів управління периферійними пристроями, регістрів управління режимами роботи процесора і іншими функціями введення/виводу. До будь-якого регістра введення-виводу можна дістати доступ безпосередньо по його номеру або як до елементу пам'яті даних. У адресному просторі пам'яті даних ре-гистры введення-виводу розташовуються відразу після файлу регістрів загального призначення (0x20 - 0x5F).



Рисунок 5 – Архітектура мікроконтролера Attyni2313

Усі порти мікроконтроллера в режимі цифрового введення-виведення представляют собою повноцінні двонаправлені порти, у яких кожен з виводів може працювати як в режимі введення, так і в режимі виводу. Це означає, що кожен окремий розряд порту може бути налагоджений або як вхід, або як вихід, незалежно від налаштування усіх інших розрядів того ж порту.

Настроїти розряди порту можна за допомогою команд скидання і установки біта SBI і CBI. Те ж саме торкається зміни значення на виході (якщо розряд конфігурований як вихід) або включення/відключення внутрішнього резистора навантаження (якщо розряд конфігурований як вхід).

Усі ці налаштування виконуються окремо для кожного виведення порту. Вихідний буфер кожного з виводів порту містить симетричний вихідний каскад з высо-кой здатністю навантаження. Здатність навантаження кожного виведення будь-якого порту достатня для безпосереднього управління світлодіодним дисплеєм. Усі виводи будь-якого порту мають резистори, що індивідуально підключаються, навантаження, які у разі потреби можуть підключатися між цим виводом і джерелом живлення. Вхідні схеми кожної лінії порту мають по два захисні діоди, підключених до ланцюга живлення і до загального дроту



Таблиця 1 – Додаткові функції виводів порту D

Вивід

Додаткова функція



PD0

Вхід приймача даних -RXD



PD1

Вихід передавача даних - TXD



PD2

Вхід зовнішнього переривання0 - ІNT0 - (External Іnterrupt2 Іnput)



PD3

Вхід зовнішнього переривання0 - ІNT1 - (External Іnterrupt3 Іnput)



PD4

Вхід тактового сигналу таймера/лічильника0 - T0



PD5

Вхід тактового сигналу таймера/лічильника1 - T1



PD6

Вхід захоплення таймера/лічильника1 - ІCР



Порт B є 8-розрядним двонаправленим І/O портом і оснащений вбудованими навантажувальними резисторами. Взаємодія з портом B здійснюється трьома розташованими в просторі І/O пам'яті даних регістрами: регістром даних - PORTB, $18($38), регістром напрямку даних - DDRB, $17($37) і регістром адрес виводів входу - PІNB, $16($36). Регістр адрес виводів входу порту B забезпечує можливість тільки читання, регістри даних і напрямку даних порту B забезпечують можливість і читання і записи. Усі виводи порту B оснащені індивідуально вбудованими навантажувальними резисторами. Вихідні буфери виводів порту B забезпечують струм до 40 мА, що достатньо для прямого керування LED дисплеями. Порт D є 7 розрядним двонаправленим І/O портом і оснащений вбудованими навантажувальними резисторами. Взаємодія з портом D здійснюється трьома розташованими в просторі І/O пам'яті даних регістрами: регістром даних - PORTD, $12($32), регістром напрямку даних - DDRD, $11($31) і регістром адрес виводів входу - PІND, $10($30). Регістр адрес виводів входу порту D забезпечує можливість тільки читання, регістри даних і напрямку даних порту D забезпечують можливість і читання і запису. Виводи порту D можуть виконувати функції, які представлені в таблиці 1. При використанні виводів порту для додаткових функцій, їхнє функціонування визначається установками регістрів DDRD і PORTD.

У пристрої застосована динамічна індикація. Сигнали вибору розрядів індикатора HG1 мікроконтролер DD4 формує на лініях PD4 - PD6, які конфігуровані як виходи і управляють перемикачами транзисторами VT1 - VT3. При високому рівні на виході PD4 на виходах PD5 і PD6 - низький рівень, тому світиться тілько старший розряд індикатора HG1. При цьому на лініях PDO - PD3 формуєтся двійковий код цифри старшого розряду, який перетвориться дешифратором DD5 в коди управління семисегментним світлодіодним індикатором. Резистори R38 – R44 струмообмежуючі. При високому рівні на виході PD5 мікроконтролера DD4 на входах дешифратора DD5 присутній двійковий код цифри другого розряду індикатора HG1, а старший і молодший розряди при цьому погашені. Аналогічно здійснюється індикація в молодшому розряді індикатора HG1.

Максимальна швидкість прийому/передачі (у бітах за секунду) дорівнює 1/4 частоти тактового сигналу мікроконтролера.

2.1.3 Вибір додаткових пристроїв

Для того щоб можна було керувати мікроконтролером, необхідно імпульси попередньо порахувати і перетворити в двійково – десятковий код. Тому потрібно використати мікросхему К561ТЛ1 та мікросхему К561ИЕ11.

Мікросхема К561ИЕ11 є двійковими реверсивним 4-розрядним лічильником з паралельним записом початкового числа. [11]



Рисунок 6 – Структурна схема К561ИЕ11

Таблиця 2 – Стан лічильника К561ИЕ11



На рисунку 6 приведена структурна схема і умовне позначення лічильника типу ИЕ. Таблиця 2 пояснює роботу пристрою Відповідно до таблиці зміна напряму рахунку на вході / допускається при будь-якому стані лічильника за умови, що рахунковий імпульс на вході S має високий рівень. При одночасній дії сигналів R і V в лічильнику виконуватиметься установка в "0" незалежно від сигналів на входах DI..D4. При одночасній же дії сигналів З і V виконуватиметься установка відповідно до сигналів на входах DI..D4.

Рахунок на збільшення виконується при високому рівні на вході / і на зменшення - при низькому рівні на вході /. Вхід РО і вихід Р мають активну напругу низького рівня. Скидання R асинхронне і має перевагу в порівнянні з сигналом запису V початкового числа.

Склад операцій цього типу лічильників той же, що і у усіх, за винятком відсутності установки в нуль, замість якої введена операція перемикання двійково-десяткового рахунку (2/10, вивід 9). При високому рівні на виводі 9 здійснюється двійковий рахунок, при низькому - двійково-десяткового.

Мікросхема К561ТЛ1 – четвірка двухвходовых елементів І з передавальною характеристикою трігера Шмідта. Передавальна характеристика кожного логічного елемента (ЛЕ) має два пороги: спрацьовування і відпуски. Різниця це напруга гістерезису, яке для цієї мікросхеми пропорційно напрузі живлення. Передавальна характеристика цього елементу має вигляд петлі. Трігери Шмідта абсолютно потрібні для формування тактових послідовностей, перемикальних стани тригерів, лічильників, регістрів. Якщо фронт імпульсу повільніший, ніж 15 мкс КМОП-схеми перемикаються ненадійно. Фронт і зріз імпульсу на виході тригера Шмідта не залежить від форми вхідного сигналу. Перепади виходять такими, що калібруються з тривалістю біля 100мс.

К561ТЛ1 - "нащадок" мікросхеми 74LS14. Усі вони взаємозамінні безпосередньо. Пристрій базового елементу АБО, зворотній в порівнняні з елементом І: тут паралельно сполучені n - канальні і послідовно р-канальні транзистори. На еквівалентній схемі транзистори замінені ключами. Тільки збіг низьких вхідних рівнів на входах А і В дасть високий рівень на виході Q, оскільки у цей момент замикаються обидва верхні р-канальні транзистори VT1 і VT2. Присутність хоч би одного високого рівня В на входах А, В означає замикання одного з паралельних n-канальных транзисторів VT3, VT4.



Рисунок 7 – Структурна схема К561ТЛ1 та характеристика спрацювання трігера.



Лічильники DD2 і DD3 формують цифровий код (ООН- OFFH) вихідного напруги. ЦАП на прецизионних резисторах R8 - R23 перетворить код лічильників в ступінчасто нарастаюча напруга в точці з'єднання резисторів R15, R23, R25.

Зміна станів лічильників DD2 і DD3 здійснюється кнопками SB1 і SB2. Якщо жодна з кнопок (SB1, SB2) не натиснута, на виході елементу DD1.3 присутній низький рівень, открываю-щий діод VD1 і що робить неможливою перезарядку конденсатора С2. Тому робота генератора, зібраного на елі-менті DD1.4, заблокована, і состоя-ние лічильників DD2 і DD3 не змінюється.

При натисненні на кнопку SB1 на выхо-де елементу DD1.3 з'являється высо-кий рівень, що закриває діод VD1 і що дозволяє роботу генератора. RS -триггер на елементах DD1.1 і DD1.2, що визначає напрям рахунку, перемикається в стан, при кото-ром на входах управління направлени-ем рахунку U (висновки 10 DD2 і DD3) встановлюється високий рівень. В результаті відбувається збільшення коду лічильників на одиницю кожним фронтом імпульсу позитивної полярності на рахункових входах. При натисненні на кнопку SB2 генератор на елементі DD1.4 активується анало-гично, а RS -триггер встановлює на входах управління напрямом рахунку низький рівень. Тому содер-жимое лічильників DD2 і DD3 уменьша-ется на одиницю кожним імпульсом генератора.

Для запобігання скачкообраз-ного зміні станів лічильників від ООН до 0FFH, і навпаки, вихід перено-са Р DD3 сполучений з нижнім за схемою входом елементу DD1.4 для зупинки генератора низьким рівнем, що виникає на виході перенесення при перепол-нениях лічильників.

Кнопкою SB3 вибирають режим регу-лировки. Якщо вона не натиснута (як пока-зано на схемі), регулювання вихідної напруги здійснюється плавно (з кроком 0,1 В), а якщо натиснута, робота лічильника DD2 блокується високим рівнем на вході перенесення PI (висновок 5), а робота лічильника DD3 дозволена низьким рівнем на виводі 5 незалежно від стану DD2. В результаті, якщо при регулюванні кнопки SB1 і SB2 утримувати в натиснутому стані, 0070 швидкість регулювання зросте в 16 разів. При цьому крок установки вихідної напруги складе 1,5 В. В режимі "Грубе" мінімальне значення коду лічильників може знаходитися в інтервалі від ООН до OFH, a максимальне - від 0F0H до OFFH, взависимости від того, в якому стані знаходився лічильник молодшого розряду DD2 у момент натиснення на кнопку SB3. Резистор R7 запобіже перевантаженню виходу перенесення лічильника DD2 при натисненні на кнопку SB3. Кнопкою SB4 здійснюють оперативне відключення вихідної напруги стабілізатора методом паралельного завантаження нульових значень буферні регістри лічильників DD2.

В якості підсилювача струму та напруги в даному стабілізаторі можна використати спеціалізовану мікросхему LM358 [10]. Ця мікросхема складаються з двох незалежних оперативних підсилювача, які діють один від одного гнучко над широким діапазоном напруги. Дія від постачань розколу також можлива, якщо різниця між двох постачань складає 3 V до 32 , і живлення мікросхеми складає щонайменше 1,5 V.



Основні характеристики:

вхідна офсетна напруга - 3 mV;

вхідний офсетний струм - 2 nA;

внутрішня частотна компенсація;

диференціальна напруга збільшення - 100 V/mV;

максимально-номінальна напруга – 32 V.

В блок мікросхеми входять підсилювачі перетворювачі, блоки збільшення постійного струму, і усе обумовлене оперативним кругообігом підсилювача, який може здійснюватися в системах напруги одного постачання. Наприклад ці пристрої можуть управлятися безпосередньо від стандартного 5-V джерела, гнучко використовуватись в цифрових системах і легко може забезпечити необхідну електроніку без додаткових 5-V постачань. Короткі замикання від джерела до VCC можуть викликати надмірне нагрівання і можливе руйнування.

На рисунку 7 зображена схема підключення мікросхеми LM358.



Рисунок 7 – Схема підключення мікросхеми LM358 в схему стабілізатора.

DA3.1 і транзистори VT1, VT2 здійснюють необхідне підсилення по струму і напрузі. Завдяки застосуванню регулюючого транзистора структури p - n - p (VT2), вдалося добитися мінімальної різниці вхідного і вихідного напруги. Наявність резистора R32 в ланцюзі емітера транзистора VT1 обмежує його базовий струм на рівні близько 20 мА. Коефіцієнт посилення по напрузі операційного підсилювача (ОП) DA3.1 і транзисторів VT1, VT2 дорівнює 1+R26/R24.

На елементах DA3.2, HL1, НL2, VD2 - VD4, VT3, R28 - R30, R34 - R37 зібраний електронний запобіжник, струм спрацьовування якого встановлюють змінним резистором R35. Максимальний струм спрацьовування захисту визначається відношенням напруги на неінвертуючому вході ОП DA3.2 і опором каналу відкритого транзистора VT3 (близько 0,04 Ом). Зразкова напруга на резисторах R34 і R35 стабілізована світлодіодом HL2, який також виконує функцію індикатора ввімкненого навантаження. Максимальне значення зразкової напруги - 80 мВ. В результаті максимальний струм спрацювання захисту при нижньому за схемою положенні движка R35 приблизно дорівнює 2 А, мінімальний струм - 0,2 А.

Поки падіння напруги на відкритому транзисторі VT3 із-за протікання струму навантаження не перевищує значення напруги на неінвертуючому вході ОУ DA3.2, цей транзистор продовжує залишатися відкритим високим рівнем напруги, що поступає в ланку його затвора з виходу ОУ DA3.2 через діод VD3 і резистор R36. Стабілітрон VD4 і світлодіод HL2 обмежують напругу затвор-витік транзистора VT3 на рівні близько 6 В. Коли падіння напруги на транзисторі VT3 перевищить напруга на неінвертуючому вході ОУ DA3.2, напруга на його виході зменшиться до нуля, про що інформують включення світлодіода HL1 і виключення світлодіода HL2. Транзистор VT3 закриється і відключить навантаження.



Рисунок 8 – Функціональна схема стабілізатора напруги з блоком індикації на мікроконтролері

Розробка програмного забезпечення

Програмування мікроконтролера здійснюють записом кодів з таблиці в його пам'ять за допомогою будь-якої програми, підтримувальної мікроконтроллер ATtiny2313, наприклад PonyProg (версія 2.06f). Потім підключають програматор до ПК в головному вікні програми в меню Device вибирають рядок AVR micro, а потім програмуємий мікроконтроллер - ATtiny2313. Далі в меню Setup вибираєм пункт Interface Setup (рисунок 9).



Рисунок 9 – Вікно програми PonyProg



Після перевірки установок натискають на екранну кнопку ОК і натискають на екранну кнопку із зображенням відкритого замка Configuration and Security bits - повинне з'явитися вікно Configuration and Security bits, показане на рисунку 10.



Рисунок 10 – Вікно настройки програми PonyProg

Після установки мікроконтролера в програматор для читання і установки бітів конфігурації і захисту натискають на кнопку Read (читання) і перевіряють установки відповідно до рисунка 3, а при необхідності коректують установкою або зняттям міток.

Після зміни установок для їх збереження натискають на кнопку Write, (запис) і знову перевіряють натисненням на кнопку Read. Далі в меню File вибирають рядок Open Device File. При цьому коди програми (вибраного файлу) зберігаються в буфері і відображається у вікні програми. Потім натискаємо на екранну кнопку Write Device з'являється попередження про те, що уся раніше записана інформація буде втрачена і поставлено питання "Ви дійсно хочете виробити запис"? Після натиснення на кнопку Yes інформація з буфера запишеться в пам'ять мікроконтроллера.

Для перевірки пристрою на нього подають живлячу напругу, при цьому, якщо входи нікуди не підключені, на індикаторі повинне висвічуватися число 255, оскільки до ліній РВО-РВ7 порту В програмно підключені внутрішні резистори. При відображенні напруги у вольтах незначущий нуль в розряді сотень (старший розряд індикатора HG1) гаситься програмно. Для засвівчування десяткової точки в другому розряді між виводом 9 мікроконтроллера DD4 і виводом 3 індикатори HG1 уста-новлен резистор опором 1 кОм (на схемі і платі не показаний).



















Змн.



Арк.



№ докум.



Підпис



Дата



Арк.



ВТК 5.090704.008 ПЗ